

FeRAM 기반의 주기억장치 및 스토리지 시스템 설계

이후웅^o 원유집

한양대학교

oihtoto@ece.hanyang.ac.kr, yjwon@ece.hanyang.ac.kr

Design of FeRAM based main memory and storage system

Hu-ung Lee^o Youjip Won

Hanyang University

요 약

본 논문에서는 FeRAM 을 주 기억장치 및 보조 기억장치로 활용하는 다중 채널 FeRAM 시스템을 설계한다. FeRAM 의 비 휘발성과 저 전력 소모의 장점을 활용하는 한편 다중 채널을 이용한 병렬 처리와 FPGA 내부 버퍼를 사용을 통해 읽기/쓰기 속도를 향상시켰다[1].

1. 서 론

현대의 컴퓨터는 대부분 DRAM 을 주 기억장치로, 디스크나 플래시 메모리 기반 저장장치를 보조 기억장치로 사용한다. 이는 DRAM 의 비교적 빠른 속도, 큰 용량, 저렴한 가격을 활용하고 디스크와 플래시 메모리의 비 휘발성 및 매우 낮은 용량당 가격 특성을 활용하기 위함이다. 하지만 DRAM 은 커패시터 구조의 특성상 데이터의 유지를 위해 일정 시간 마다 리프레쉬(refresh)를 해줘야 하며 공급되는 전원이 끊길 경우 저장되어 있던 데이터가 모두 사라진다. 하드 디스크는 기계적 구조로 인해 충격에 약하며 지속적으로 많은 전력을 소모하고 플래시 메모리는 덮어쓰기가 불가능하며 쓰기/지우기 동작에 대한 내구성의 한계가 100,000 번 정도로 대단히 낮은 문제를 가지고 있다.

FeRAM (Ferroelectrics Random Access Memory)은 강 유전체를 기억 소자로 하는 Non-Volatile RAM (NVRAM) 의 일종으로 DRAM 의 빠른 속도 및 무작위 접근의 특성과 플래시 메모리의 비 휘발성의 장점을 동시에 가지고 있다. FeRAM 은 플래시 메모리에 비해 읽기와 쓰기 속도가 빠르며 10^{12} 번의 높은 내구성을 가지고 있고 덮어쓰기가 가능하다. 하드 디스크에 비해서는 충격에 강하고 읽기/쓰기 속도가 월등히 빠르며 소모 전력도 훨씬 적다. 휘발성 메모리인 SDRAM 에 비해서도 읽기/쓰기 속도가 크게 느리지 않으며 전원이 꺼진 후에도 데이터를 유지할 수 있고 리프레쉬 동작을 할 필요가 없으므로 대기 상태의 전력 소모를 줄일 수 있다는 장점이 있다. 이를 주 기억장치로 활용할 경우 OS 의 지원을 통해 직접 부팅(Direct booting)이나 즉각 부팅(Instant booting)이

가능해지며 매번 필요한 데이터를 업데이트하지 않고 메모리에 남아 있는 자료구조를 사용해 더 빠르게 처리를 할 수도 있다[2].

반면 FeRAM 은 SDRAM, 플래시 메모리, 디스크에 비해 집적도가 낮아 용량이 작으며 가격이 비싸다. 이로 인해 아직 큰 용량을 요구하는 시스템의 주 기억장치나 보조 기억장치로 사용하기 힘들다는 문제가 있다. 아래 표 1. 에 각 메모리의 특성을 비교하여 정리하였다 [3][4].

표 1. 메모리 특성 비교

		Flash	Disk	Volatile	NVRAM
		NAND	HDD	SDRAM	FeRAM
Nonvolatility		O	O	X	O
Access Unit	Read/Write	Page	Block	Byte	Byte
	Erase	Block	Block	-	-
Access Time	Read	12us	8.5ms	40 ~ 75ns	110ns
	Write	200us	9.5ms	40 ~ 75ns	110ns
	Erase	2ms	-	-	-
Energy / bit access		10nJ	100 ~ 1000mJ	2pJ	19.2pJ
Endurance		10^5	$>10^{15}$	$>10^{15}$	10^{12}

2. 다중 채널 FeRAM 시스템

본 연구에 앞서 4M x 16 bit Low Voltage Ferroelectric RAM을 사용한 다중 채널 FeRAM 시스템의 설계가 진행되었다[1]. 이 시스템은 총 256MB의 FeRAM을 모두 시스템의 주 기억장치로 사용하며 byte-addressing을 위한 서브 시스템을 가지며 FPGA 내부의 이중 포트 램을 활용하여 다중 채널 FeRAM에 병렬 처리가 가능하게 하였다. 본 논문에서는 이 시스템을 기반으로 연구를 진행하였다.

3. FeRAM 컴퓨팅 시스템 설계

앞선 연구에서는 FeRAM의 전 영역을 오로지 주 기억장치로만 사용했으며 보조 기억장치에 대한 고려는 하지 않았다. 본 연구에서는 총 256MB의 FeRAM 중 주 기억장치와 보조 기억장치에 각각 128MB를 할당하여 설계를 진행하였다.

3.1. FeRAM 주 기억장치 설계

SDRAM은 순차적인 주소의 읽기/쓰기 속도를 높이기 위해 버스트(burst) 전송 모드를 지원하는데 반해 설계에 사용한 FeRAM은 페이지 전송 모드를 지원하지 않으므로 실제 시스템에서 순차 읽기/쓰기가 발생했을 경우 SDRAM에 비해 시간당 데이터 처리량이 현저하게 낮아 질 수 있다. 본 설계에서는 가상 페이지 모드(Virtual page mode)를 FPGA 내부 버퍼를 통해 구현하여 이 문제를 해결했다. 이는 CPU가 FeRAM 페이지 모드 지원 메모리로 인식하게 함으로써 순차 데이터 전송 속도를 비약적으로 상승시킨다. 이를 위해 FPGA는 CPU로부터 받은 제어신호를 분석하여 페이지 모드 접근일 경우 내부 버퍼에 데이터를 저장시킨 후 각각의 way에 기록한다.

바이트 단위 쓰기를 위해 기존 시스템은 매 바이트 쓰기가 발생할 때 마다 FeRAM에 접근하여 해당 워드의 데이터를 읽어온 후 바이트를 수정하여 다시 쓰는 방식으로 설계되었다. 이는 주 기억장치로서 프로그램의 수행에 있어서 상당한 성능의 저하를 유발했다. 본 설계에서는 바이트 단위의 쓰기 동작이 발생할 경우 해당 바이트와 연속된 데이터를 한번에 읽어와 FPGA 내부 이중 포트 램에 주소와 데이터를 저장한 후에 연속되는 바이트 쓰기에 대해 CPU로부터 받은 주소를 분석하여 FPGA 내부 이중 포트 램에 데이터가 있을 경우 FeRAM에서 데이터를 읽어오지 않고 이중 포트 램의 데이터를 활용함으로써 연속된 바이트 단위 쓰기의 속도를 향상시켰다.

3.2. FeRAM 보조 기억장치 설계

보조 기억장치로서의 FeRAM 설계는 기존의 섹터 단위 접근 방식을 사용하여 설계했다. CPU는 FeRAM을 블록 장치(block device)로 보고 FPGA에 512byte 단위로 읽기 및 쓰기 명령과 주소를 전송한다. S3C2440A MCU의 외부 메모리 बैं크 중 BANK2, BANK4, BANK5 세 개의 बैं크를 사용하며 이 중 CPU로부터 nGCS2(Bank2) 접근이 시도되면 FPGA는 보조 기억장치로서 블록 장치 모드로 동작하게 된다.

블록 단위로 전송되는 데이터를 일시적으로 저장시키기 위해 주 기억장치 설계에 사용되었던 FPGA 이중 포트 램을 공유한다. 이로 인해 주 기억장치와 보조 기억장치 간의 데이터 전송이 하드웨어를 통해 즉각적으로 이루어질 수 있다. 이중 포트 램이 가득 찰 경우 FPGA는 CPU로 인터럽트 신호를 보내며 CPU는 인터럽트를 처리한 후 다음 블록의 읽기/쓰기 요청을 재개한다.

4. 결론

본 논문에서는 주 기억장치 및 보조 기억장치로서 FeRAM을 사용한 컴퓨팅 시스템을 설계하였다. 주 기억장치로서 DRAM보다 느린 읽기/쓰기 속도는 가상 페이지 모드 및 다중 채널 FeRAM을 사용한 병렬처리로 해결하였으며 보조 기억장치 또한 FeRAM으로 설계함으로써 하드디스크나 플래시 메모리 기반 저장장치보다 빠른 성능을 얻음과 동시에 주 기억장치와 보조 기억장치 간의 데이터 전송을 하드웨어를 통해 빠르게 처리할 수 있도록 하였다.

5. 사사

이 연구는 2010년도 정부(교육과학기술부)의 재원으로 도약연구(구NRL) 사업의 지원을 받아 수행되었음 (No. 2010-0018893).

참고문헌

- [1] 이후웅, 원유집, 다중 채널 FeRAM 시스템, 한국정보과학회 제 37 회 추계학술발표회, 2010.
- [2] Ren Ohmura, Nobuyuki Yamasaki, Yuichiro Anzai, A Design of the Persistent Operating System with Non-volatile Memory, ACM SIGOPS, 2002.
- [3] In Hwan Doh, Young Je Moon, Jung Soo Park, Eunsam Kim, Jongmoo Choi, Donghee Lee, Sam H. Noh, In Search of Alternative Uses of Byte-Addressable Non-Volatile RAM: A Case Study of a Green Web Server Cluster, WISH 2009, Mar. 2009.
- [4] Taciano Perez, César A. F. De Rose, Non-Volatile Memory: Emerging Technologies And Their Impacts on Memory Systems, Porto Alegre, September 2010